### (i) 日本国特許庁(JP)

D特許出願公開

### ⑩公開特許公報(A)

昭57—124469

H 01 L 29/06 7514—5 F	
29/72 7514-5F 発明の数 1	
29/74 67495	
29/76 7377—5 F	
29/80 7925—5 F	
29/86 6749-5F (全 18 F	1)

### の高電圧半導体装置

ードヴエイル・クラレンス・ウ オーク31

質 昭56-197805 **€D**₩

砂出 類 人 エヌ・ペー・フィリップス・フ

②出 · 颇 昭56(1981)12月10日

、ルーイランペンフアプリケン オランダ国アインドーフエン・

優先権主張 ②1980年12月10日③イギリス (GB)@8039499 ·

エマシンゲル29

砂発 明 者 ディセッド・ジェームス・コエ 一 砂代 理 人 弁理士 杉村暁秀

英国サーリー・レッドヒル・ミ

高量压率等体装置

半導体本体と、少なくとも装置が高電圧動 作モードの時との半導体本体の一部を貫ねい て忽乏層を形成する手段とを異える異態圧や 雄体接着において、上紀半導体本体部が第 / の準電形の無人の無効を複数仮異え、その間 に反対の名よの非常形の男よの領域がはさみ 込まれ、これらの勢!と勢よの関連の企敢が 少なくとちゃ何であり、少なくとも上蛇無! の領域が少なくとも一つの貨煙の動作モード の時前影本体部を貫ねいて延在する電気的に 並列な電流路を提供し、簡配高電圧動作モー アでは前部勢!と禁止の無線が自由を守りで を持たない恋乏状態になつて正と負の空間電 荷服娘が交互に並ぶ形となり、これにより空 **売贈が半導体水体部内に抜かることにより自** 出せてりてが排除された時この単導体不体系 にかかる高電圧を掛い、微記略!と歌2の領 娘の各々の浮さとドーピング機関とを申記念: 乏層により自由キャリャが排除された時前影 の交互に機層された低域の各々に形成される 単位面積当りの空間電荷が少なくとも、上配 燃間 電荷により形成される 電券がこれを 締え ればなだれ降展が前配半導体本体部で生する であるう選界電界強度よりも低くなる程度に パランスさせることを物数とする高電圧半導

- & 肺配筒!と明コの仮域を中導体本体の主義 間にほぼ平行に延在する交互機階層の形態と したことを特徴とする特許財水の原因県ノ頂 配数の高電圧半導体装置。
- 前記主要値から切つた葉内に前記事!の領 城間出を意識的に接続する手段と、削配等は の関域同士を電気的に接続する手段とを設け、 舞の倜儻で失くの個域商士をコンタクトさせ ることを特徴とする特許確求の範囲能は項配 数の高電圧中導体装置。
- 4 前船構の新聞をV字形とでたことを報酬と

1期昭57-124469(2)

する特許物状の範囲終2項配鉄の高電圧半準 仏装度。

- a. 前記半導体本体の需求の無域であつて、無 / の導電形であり、前配整合形成事段から繰 つた区域で前記等/の無域に提する無域によ り前記等/の無域同士を電気的に互に投続し たことを特徴とする特許請求の範囲的紀今項 のいずれかに記載の高電圧半導体領域。
- a 前記交互接層領域の一端に設けられ、前記 ボノの領域との間にシャットキー接合を形成 する会属ペース層により前記空差層を形成し たことを特徴とする特許規求の範囲等ノ頂な いし等よ項のいずれかに記載の高電圧半導体 体標
- 7. 前紀半導体の別の領域であつて、第2の専電形で前記録 / の領域の各々の一端との間にpn 設合を形成する領域により前記弦差層を形成したことを特徴とする特許請求の範囲等/項ないし等5項のいずれかに記載の再電圧半導体後置。

- 12 前配ゲートがきょの福電形の別の領域となり、前配前ノの領域の各々の一端と pn 接合を形成することを特徴とする特許請求の義選様の項記載の高電圧半導体接置。
- 13. 前記半導体機量に総数ゲート形電界効果トランジスタを設け、そのソースを終えの等間形の別の領域により前記交互接層限域から分離し、少なくとも「個のゲートを上起別の領域から執過し、この別の領域内に専電性チャオルを容量的に発生させ、前記第「の導電形のキャリヤを電界効果トランジスをのソース

- 8 一つの動作モードでは電流が少数キャリヤとして少なくとも前記等!の領域を使つて前記半導体本体部を質ねいて電流が流れ、装置の動作モードがもう一つのモードに切り替え、ちれた時上配少数キャリヤが交互復層領域間のpn 接合を確えて排除されることを特徴とする特許財政の範囲的記名項のいずれかに記載の高電圧半導体模型。
- a 前記半導体装置にパイポックトランジスクを設け、前記交互指層領域がこのパイポーラトランジスタのペースとコレクタの製設部を提供することを登録とする特許額求の範囲的記名項のいずれかに記載の選挙出半導体装置。
- 10 前紀半導体装置に電力用整流ダイオードを 設け、前配交互機無軽減かこの整流ダイオー ドのアノードとカソードの間の中間領域を形 成することを特徴とする特許請求の範囲第7 項ないし係す項のいずれかに記載の高電圧半 導体装置。
- 11. 煎配中導体整置に接合ゲート形態界効果ト

とドレインとの間に依し、前配交互復居領域 を上記の別の領域とトランジスタのドレイン との既に設け、前記幣/の領域を更に上記ド レインの拡張部として役立てることを発動と する特許環境の網路等/項ないし第2項のい ずれかに記載の基準圧半単体確信。

#### 特開眼57~124469 (3)

近半導体磐體。

- 15. 前記半導体本体を半導体層を複数個重要した形態として前記交互機層領域を構成し、この最下層の度を軽線蒸板の上に取り付けることを特殊とする特許請求の範囲第1/項ないし 体1/項記載のいずれかに記載の高電圧半導体 4/世

関数する本体部との間に PD 接合を形成する本体の一般域とすることができる。 而して襲撃する本体内に空延層が拡がるのを制御することにより遊パイアスがかかつている PD 被合の降服業を形成して例えば 100 V を越え、しばしばもつとずつと高い高電圧を取り扱えるパッー半導体装置を形成できることが知られている。

. よ発明の幹報な説明

本掲明は来らという訳ではないが、独に/假 又は複数個の世界効果形パワートランジスタ近び に整沈群及びパイポーラトクンジスタのような他 のタイプのパワー半導体練度又はそのいずれかー 方を其える高電圧半導体複数に関するものである。

・空芝用で電圧降下することが多い。 従つて降 服司 Eを所谓通り高くするためには本体部の抵抗学 (従つてドーピング機関の遊散)を所留する電圧 にほぼ比例して高くより、本体部の長さを所属する る電底にほぼ比例して長くして空之層が高くはが るのに備える必要があることが一致に知られてい

独に世界効果トランジスタ及びショントキーダイオードのような多数キャリキ殺 度では ON 状態で半球体 装屋を成れる電流がこの本体配を模切る必要があり、従ってその世 抗率と 長さを増すと電流的 店列 近代率が所望の 逆電 圧のほぼ 二乗に比例して大きくなる。しかし、これは所定の最大に比例とする。とかないのできてとはここでいう 直列 飯 抗率(ロ・c=²) は所定の 長さ (cm) と単位 断 間 積 (/cm²) とを 有する電流 路に沿つての 原列 抵抗(ロ) であることである。

それ放このような ON 状態ではキャリヤを流し、 OFF 状態では動作電圧をプロフクするように同一

#### 17FABS 57-124469 (4)

本体部を使う使い方は問知のように単導体装置の動作電圧により度列抵抗に制限を誤する結果になる。 そしてこのため不本意ながらパケー本事体装置の単併及び電池取扱能力が振られてくる。

また、P1N 整体製製はバイボーラトランジスタのような少数キャリヤ接世のターンオフ南度を高めるためには、既に高低抗率の本体部内に往及うなの数である。これを実行するため本体部内に全のような存储のような存储のようなではない。この野野の大学では本体部の直列低抗が高くなり、OFF 状態では本体部の直列低抗が高くなり、OFF 状態では逆バイアスがかかつている場合部を結え る機構電流が大きくなつてしまうたいう欠点がある。

本発明によれは半導体本体と、少なくとも整置が高電圧動作モードの時亡の半導体本体の一部を 長ぬいて空乏勝士形成する手段とを美える高電圧 半導体装置において、上配半導体本体部が乗りの 導電形の第1の包域を複数個異え、その間に反対

単体接受の設計者に大きな自由を与える。本発明によれば電気的に施列な電池路があるが、これは電池路が / 本だけの既知の中導体装置と比較で 本体部を混る度列投抗を著しく小さくする。無 / と 第 J の 製版を十分に恋乏化した時この本体部の交互機圏され且つほぼパランスしている情話を クロなスケールで見て実効的に実性材料であるかのように扱るまい、このため /00 V を越え、更にもつとずつと高い電圧取扱的力を与える。

単位面積当りの空間電荷は簡配本体部内でほぼパランスしているから前りと無よの最級は各領値のピンチオフ電圧以上の相対的に低い電圧を印まっては大きれるの原となる。このピンチオフ電圧は交互機関構造の互に設する領域関に形成されるPB 提合から個域中に空空層が低がることにより一つの領域に沿つての電波路がピンチオフによれる。それ後にのピンチオフ値以上の電圧

の第2の導電形の第2の製板がはさみ込まれ、こ おちの用しと用るの領域の企政が少なくとも4個 であり、少なくとも上記前!の領域が少なくとも 一つの装置の動作モードの時前記本体部を買めい て無在する鬼気的に並列な知識路を提供し、前紀 高電圧動作モードでは前配的!と見るの低速が高 肉キャリイを投ない空乏状態になつで正と負の空 関軍権関係が交互に並ぶ形となり、これにより空 乏層が半導体本体部内に拡がることにより自由や ナリナが排除された時この半導体本体部にかかる 高電圧を担い、前記部(と再2の領域の各々の厚 さとドーピング講座とを前記型乏勝により自由を 娘の各々に形成される単位面積当りの祭間離析が 少なくとも、上配空間電荷により形成される電影 がこれを越えればなだれ降散が前記半導体が体系 で生ずるであろう臨界電界強度よりも低くなる様 度にバランスさせることを特徴とする。

このような本発明に係る牛導体装置構造は所留 通りの電圧及び電流収扱能力を得る上でパッー半

を印加した時間記の交互に復居した即1の領域と 第2の領域内の第2で化した区域内の前配本体部が マクロのスケールで見た時実効的に実性材料から 或るかのように挺る舞う。激し、正の鍵間電荷と 乗の鍵間電荷が交互に種層され且つほぼパランス しているからである。これによりこの交互機構 造では降級電圧が高く、更に交互機関域の長さ を増せばこの降服電圧を一層高くとも200 V、 まくはもつと高く例えば300 V、更には一層高く 1000 V以上で動作するように数計することがで きる。

交互被勝似域は前配本体部を貫いて良好な戦化 勝ま与えることができる。その場合各領域内の単位 位面複当りの空間電荷を開設する領域内の空間電荷を開設する領域はの路線電影 により決まる一定の選系値以下にとどのおほなない。これらの制限の範囲内で本発明に係る単準 体政策の設計者は個々のドービング選及と即の 点で相当な自由を有し、各交互被勝低域毎に応

15開船57-124469 (5)

り自由に選択できる。このようにして各領域の原 さを借くし、ドーピング構度を高めることにより、 本体部の実効ドーピング護度を降損電圧を考慮せ ずに高めることができる。 このようにして無くべ きことに本体部の直列抵抗率が路服電圧にほぼ比 例する電力用半導体装置を設計することができる。 それ故道列抵抗率が降級電圧の二乗に比例する既 知の半導体製蔵で生するのと問題度に降職電圧が ドーピング論度により制限されないですひ。この ためドーピング満度を高くして直列抵抗をなくし、 火電池を流せるようにすることができる。この場 **☆ON 状態で流れる電流は後述するように半導体** 接着のタイプ知例により勢!の領域券しくは終ま の領域又は内方を遊つて流れる。少数キャリヤ穀 壁のメモンオフに関する限り、交互機用され且つ 電気的に並列な電流路が住入された少数ヤヤリヤ を迅速に掛除し、改めて再結合中心を入れなくて も高速でメーンオワさせることができる有効な手 投を提供する。

これらの低級で多数サヤリヤ による写像を成せ

シスが得られるようにする。 この交互機関値域の 俗構成によれば似城間の電気接続も簡単になる。 これは辨えば主要面から局所的 に交話機構層を買 めいて領域を現在させることにより実行すること ができる。このような最級は基板の界面とエビタ キシャル層の外側主要側との両方からドーベント を試散させることにより拡散領域を侵入させて形 返することができる。 しか し、この 場合金交互機 脂排体が厚いとこの浮い槽 体を貰ぬいて 深い質域 を延存させる製造工程が不本意ながら既に散けら れている交互簡用者の特殊に最影響を与えること がある。それ改このような深い要値は避けるのが 領ましく、そしてこれは本体の主義側から異を切 ることにより簡単に実現できる。斯くして好達な 実施例では前記第1の領域同士を電気的に遊読す る接続手段と、指配器よの循葉関出を電気的に接 就する級執手段とな上配の出表間から切つたよつ の漢内に失々取け、夫々の領域を溝の保護で接触 させる。これらの舞は新頭が日子形でもVネ形で もよく、これは異方性エッチングにより正確に数

前くの値域と構立の値域とは半導体本体の主要 面にはは平行に批在する交互復用の形理とする。 とができる。交互種類領域のこの特別な方向は深 に製金が簡単で、例えば基板上に交互に導端形が 変わる層をエピォキシャル成長させて簡単に作る ことができる。そして基板は前くの領域又は時る の領域の一つとなつてもよいが、そうでなくでも よい。各層のドービング漢度及び厚さは佐強のベラ 制御し、層例士の間に必要とする空間電荷のベラ

けることができる。好達なのは新聞がり字状の♡、 講を用いることである。選し、♡講にすれば漢の 婚舗している個額上に容易に且つ明確に限々の区 域を設けることができ且つこれらの個額をデポシ シン層により良好に被機できるからである。

第1の領域例土はメタライゼイションにより五に電気的に接続することができる。しかし、交互機構構造の配置と方位とに依存するが一般に熱することを第1の領域と単1の領域とが紹幹することを第1の領域と即にることにより簡単に回避できる。斯(して半導体本体の第1の領域により前記第1の領域と現するが、この第1の領域を第1の連電形とし、附配級合形成争段から層れた区域で前記第1の領域と設するようにする。

型芝磨を形成する手段の性質は半導体装置の形と形状とにより変つでくる。一つの形類では、ゲートを形成する導電層を解整層(例えば、絶齢層)により半導体本体から分離し、ゲートに適当にパイナスをかけて環境層に電界効果作用を及びする

#### 特別昭57-124469 (6)

とにより空乏層を形成する。もう一つの形践では 半導体本体内の整度級合に遊べてアスをかけるこ とにより恋乏層を形成する。而してこのような強 焼焼合を形成する手段は前配交互機層領域の一端 上に設けられ、前記の何味との間にショット や一提合を形成するメタルペース層を及える。別 の様合を形成するメタルペース層を及える。別 の様合を必要は前配本体のもう一つの領域を設 け、このもう一つの領域を解よの場常形として前 配解するものである。

本発明は多数キャリヤ被雇であれ少数キャリキ被雇であれ、多くのタイプの準導体装備、例えば電力用製洗器、サイリスタ、ペイポーラトランジスタ及び電界効果トランジスタで利用することができる。本発明のような交互機関和域を取ける構造を用いる利益は電圧及び/又は電流数数能力が向上することである。

このようにして一つの形態では簡配半導体接触が電力用整流をイオード(例えばショットキーを イオード又はPIN ダイオード)を具え、前配交互

佐するメテルベース層とすることもできるし、また第2の準端形で前配係!の個級の各々の一緒との間に pn 接合を形成する別の領域とすることもできる。 決述するようにこのような 総合ゲート形 電界効果トランジスをが ON 状態で動作する B 第 / の 額域と 第2の 領域と の 間の pn 接合にはむし ろ 順方向 パイテス がかかり、 少数 キャリ ヤが住入され、 導電率変調により直列抵抗率が下がる。 このような動作モードは上述した 少数キャリヤ をメーンメラ段に交互程層 個域と ゲートとを介して 関単に 排除できる場合に 布益である。

本項明に係る絶縁ゲート形電界効果トランススタは前記半導体装置に絶縁ゲート形電界効果の要電形のリンスタを設け、そのリースを称るの部電形の少の個域により前記交互複層個域から分配し、少し、の別の領域内に導電形のキャリキを電界効果トランジスタの別の領域とトランスをの別の領域とトランスを記録層個域を上記の別の領域とトランスを

種層領域がこの整流ダイオードのアノードとカソード側の中間領域を形成する。もう一つの形態では前配半導体装置がバイボーラトランジスタを異え、前配交互被層領域が前記トランジスタのベースとコレクタの選及する部分を提供する、形配交互被層領域がサイリスタのベース領域の調接する部分を形成する。

交互教用構造の称々の部分を設合ゲート形であれ、 和、 範疇ゲート形であれ、電界効果トランジスタ の部分に用いると殊に好適である。

このようにして本苑明に係る総合かート形電界 効果トランジスタは前記 半導体設置に 設立 死 解 解 を 上記 電界 効果トランジスタ を 数け 、 的 更 な と な を と た の 間に 存在させ、 前 記 部 ノ の 負 検 が こ の ま か か 果 トランジスタ の が 一 ト に と を 教 果 トランジスタ の が 一 ト に と を 終 表 こ の ま こ の ゲート は ショット キー 健 歴 を 形 後 と す る。 上記 ゲート は ショット キー 健 歴 を 形

.のドレインとの間に取け、前記第1の質疑を更に 上記ドレインの拡張部として役立てることを特徴 レオス.


電界効果トランジスタ及びその他の半導体接種にとつて、附記半導体本体を半導体層を複数函数 無した形難として相記交互装層領域を構成し、この最下層の層を絶象著版の上に取り付けるように

#### 特別昭57-124469 (ア)

.すると有利である。

サファイアの趙操性茶板の上に単一のF形シリ コン層を設けた 電界効果 トランジスタが 1979 年 に米国のシントンで請かれた 1979 インターナシ カナル エレクトロン デバイシーズ ミーナイ ング ( I. S. D. M. ) で発費され、 I. 8. K. S. から刊行されたアイ・イー・ディー・エム・ダイ ジェスト (1979) の部 394 資から 特 397 変にのつ ているエッチ・サクマ、ティー・クリヤマ及びテ イ・スズキによる「アーハイーゼルテージーオツ セット・ゲート エスオースス/エムオーエス トランジスタ。( A High Voltage Offset - Gate 809/kOS Transistor ) 」と置する确文に記載さ れている。これによればり形層内にり形ソース質 城 (n<sup>+</sup>) と n 形ドレイン 飯娘 (n<sup>+</sup>) とを散け、イオ ン注入によりピンテ抵抗を設ける。ピンテ抵抗は 単一の1形表面が域であって機能は反対だがり形 層と何葉の単位個複当りの不純物を有するように 作られた質域である。この単一抵抗療績はす形層 とその方面だけで扱する。蓋し、この表面質域は


これと対照的に本発明によれば世死抵抗率は動作業圧の設計値が高くなるのに比例して高くなる だけである。



n 形数面景域とその下に延在する層のp形部と はオフセクトゲート ピンサオフ 単圧に導しい低 いドレイン電抵以上でこの層を迅度方向に貫ぬい て空芝化するように設計されているから、この説 知のトランジスタは全く高い降服電圧特性を示す。 この特性は層のドーピングレベルによる制約は受 けないが、ゲートがガ\*ドレイン 鉄坡からオフセ ツトされる長さ (LR) に依存する。この長さ LR は ピンチオフ抵抗のゲートの直下ではない部分の長 さに着しい。而してこの民知のトランジスォのド レイン降服電圧 (BV<sub>DS</sub>) と ON 抵抗 (R<sub>ON</sub>) とはオフ セットゲート長 In にほぼ比好して増大すること が利明した。しかし、これでは唯一つのピンチ批 抗気域がチャネルからドレインへの唯一つの言法 路を与えるだけであるから、直列抵抗率はここで も前述した他の戦知の中導体験機と同じくほぼ所 望の降服常圧の二乗に比例する。

実施網を挙げて認道につき本発明を詳細に説明

住金すべきにとは第1、3、4~3及び10~10 図は時間であつて、寸波通りではないことである。 図面を簡明ならしめるためこれらの図面のいくつかの部分の相対的寸法及び比率は超級され或は、 報少されている。一個で用いられたのと対応又は 類似する他の例の部分は一般に何一符号を付して



7月開報57~124469 (B)

・キーコンタクトを設けるとどにより形成することができる。 しかし、第7的では一般として観点す にり形質域ルを終語させて pn 複合すを形成している。

本発明によれば、領域では無くの雑態形を倒え は白形)の多数の領域ルを異え、これらの間に反 対の無くの確認形(例えばり形)の数々の解析リ がはさまつている。少なくとも一つの動作モード の脚少なくとも前1の銀娘川が本体銀帳まを貫み いて上記扱合形成手段がの方向に延在する電気的 に並列な電流通路を提供する。第1の蝦蟆リと第 よの銀娘はの各々のほさとドーピング層度とは前 紀型乏度内の自由な無荷抵体が排除された時の上 紀交互機関領域リールの各々に形成される単位側 構造りの窓間電荷が少なくともこの窓間電荷のア ンパランスにより形成される世界がそれを継ずと 低級リーはでアバランシブレークグウンが出する であるう路界電界強度よりも小さい程度でパラン スがとれるようなものとする。据りの戦略リと戦 ょの微波などは深乏層が異点は内に誰がらくとに

より自由な電荷担体が欠落した領域はにからる高 電圧を担う役割を値ずる。

機機する無くの領域にと思えの領域にとの間に 形成される Pn 接合くは製液接合 5 の拡張部として動く。第2の領域に同士は Pn 接合 5 で接合形 返手度を轉収する 9 形領域ルを介して一つに電気 優続される。第くの領域に同士は接合形成手段ル から離れている少なくとも一つの区域で(例えば 同一専電形の領域にを介して)互に意気接続する。

第1個に示した特別な形態では半線体本体 / が 単結構 基板 / 小上に受互に / は 電形の 異なる エピタキ シャル 層 // 及び / 1 を 復数 僧 優 み 重 ね、本体 郎 まの 交互 積 層 質 菜 // ・ 1 を 作る。 それ 故 とれ らの 媚 城 川 及び / 1 は 半線 体 本 体 / の 上 頃 生 我 関 かに 経 廷 氏 州 対 は 近 半線 体 本 体 / の 上 頃 生 我 関 かに 経 廷 む 村 に 延 在 する。 質 城 // と た は 表 と 数 関 かに 経 速 む 大 で 2 模 機 欄 // 及び 2 内 に あ つ で 、 と れ ら の 媚 の 媚 遊 む 大 で 2 模 機 間 // と か に を の が に ま か の か な び に 解 む , 2 の 深 さ 及 び 間 頃 は ど の な ま な イ ア の 単 準 体 接 遺 を 作 る の か 、 ま た ど の 類 皮 の て て 2 の 単 準 体 接 遺 を 作 る の か 、 ま た ど の 類 に と て で の か に よ つ て 任 及 び 電 流 を 収 扱 え る よ う に し た か の か に よ つ て

・残なる。しかし、異形的な例では無の改さは約 - 10 月# で相互側の距離は約 100 月# である。

望乏層となった領域が及び20の名々に形成される単位連續当りの空間電荷の兼は当機道場の建さとその導電形を決めるドーバントのドービング病度との機により与えられる。それ故、領域を無く

してもドービング農産を高くし、又はその逆を行 なえば同一程度の空間電荷が借与れ、それを登丘 機構構造の全での層川及び口の浮さを寄しくし、 ドーピング構度も与しくする必要はない。催りと 刀の間の説明電荷をパケンスさせる必要があるが、 とれは各層川及びひのエピタキシャル成長中学だ ジットされる層の深さと ドーピング 農院とを注意 親く版**如する**ことにより得られる。これらのパラ メータはエピタキシャル成長及びその后の処態中 例えばエロギの範囲内に観曲するととができる。 高電圧動作時に pn 接合すに並 バイアスをかけて も恐乏層となつた交互模層構造リールでアパラン シブレークグウンが生じないようにするため遊乏 層となった本体形まの各領域リ及び以の空間電荷 による電界と本体配子の全原さに近る交互機勝構 遊り、2の空間電荷の凡ゆるアンパランスの黒機 したものによる選択とのいずれるが半導体内です パランシ場倍が起てる解析電光鏡度よりも小さく なければならない。シリコンダ体のパルクではこ の臨界悪界強度は約 3 × 10<sup>5</sup> V-cs<sup>-1</sup> であり、これ

#### 14前四57-124469(9)

・は完全に窓を描となる部分のドーペント量が高々

別は、10<sup>12</sup> cm<sup>-2</sup> であることに対応する。 それ故事

/ 図にがしたようなシリコンエピタキンヤル構造
では各層川及び以のドーペント重を約4××10<sup>12</sup> cm<sup>-2</sup>
以下とし(親し、各層川、以は両側から現在機のである)、本体部3内の交互機構の
全体に直つてのドーベント重の異複変動量を約

3 × 10<sup>12</sup> cm<sup>-2</sup> より小さくする必要がある。 代表の的

数はを挙げると、これらのエピタキシャル側川及び以の厚さはの、スルーとスルーの間とし、これに対

び以の厚さはの、スルーとスルーの間とし、これに対

び以の厚さはで、シケの環は失々約は×10<sup>17</sup> cm<sup>-3</sup> と

1 × 10<sup>17</sup> cm<sup>-3</sup> とする。

これらのドーピング無度は逆来技術で低知の高 選出半導体設置で見られる単一の高級抗の質性環 減から成る設合に減接する本体部内に空之層が抵 がつてゆく構造に対して用いられるドーピング機 度よりも担当に高い。本第男に張る交互根層層が 及びはは良好な本体部まを乗り促ける電流機能を がはし、その配置が電気的に並列になっているた の復列抵抗が番しく下り、電流取扱能力が高くな

取扱能力を高くすることができる。また交互復復 勝り及び江の数を増すととにより電気的に並列な 電流通路の数を増すととができる。この結果本祭 明交互機層圏川及び山を有するパワー半線体装置 の本体部3の風別進抗は前述した従来技術のパワ 一半導体強度のように所製の降服電圧の自集に比 例するのではなく、所留の際根電圧に比例して高 くなるだけですむ。これを勝る時に示すが、との 据は図はVを単位とする路場電圧に対するV・oil を単位とする進列延抗率を確方とも対数スケール でとつたグラフである。このグラフは交互推構措 **ル皮びなが端かと22の際に鉱在し、構りで増りと** まいもツクコンタクトを行ない、商品で層川とは の病方に共通ショットキーコンオクトを行なう長 本形態の半導体装置構造につき計算した研集に基 づいている。従程巫統率はとれらの2個の淵のコ ンォットの間に低い パイアスを印加するものとし て計算してある。各層川及び以のドービング曲度 は # × /o<sup>12 cm-8</sup> としておいた。娘のコンタタトNB の着り及びな内の電流推断の巻きはは個の道のコ

る。また空乏化したな形態が内の形の空間電荷は 望近化されたP形層は内の負の空間電荷で換まれ ているため、本体部はは高電圧動作時に忍乏化さ れた時マクロなスケールで見ると実効的に異性材 料から述るかのように好る難うように見え、ての ため高電狂を取り扱えるようになる。失々れ形層 ル同士及び p 形層 l2 向土を一つに 構筑接続する領 城川及び1(又は任意の他の檢練手段)は空乏化 された本体服3の耐遇し即ち属電圧を扱う部分即 ち交互機構展り及び口の部分の両限)で電気優貌 を行ない、高電圧を出り部分は即ち本体形は内の 交互機理機が及び口の展示方向が一方の接続手段 **ル又はゅから地方の導電形の層を一つに投続する** 他方の姿貌手段ル又はおに向けて他化するように する必要がある。これは第18の半導体装置構造 では個人の構业及びなの優強が主義圏とから交互 横飛舞殴り、2の厚さ方向に延在するようにする ととによって麻成される。

高電圧を担う型差化された本体系3を形成する 交互機構用/及び12の長さを増すことにより電圧

ンテクト間に設計過りの遊動作業圧を印加した時の層川及び2の長さに沿つての最大電界強度が 10<sup>5</sup> V/tm となるように選んで。全部の層川・20 占める本体部3の深る(即ち全律層構造の全庫す)はこの長さの10 まとした。そして全ての交互復層 層川及び20 が了度との深さに入るものとして計算した。

国籍 A は 層川 と 12 の 各 本 の 瀬 さ を 1 月 半 と し た 時 の 選 列 係 抗 寒 と 降 服 電 圧 の 関 の 関 係 を 示 し た も の で あ り 、 収 顧 B は 層 川 と 12 の 各 本 の 厚 さ を 0 . 22 m と し た 時 の グ ラ フ で あ る 。 注 乗 す べ き こ と は い ず れ の 場 合 も 直 郷 的 な 正 比 斑 既 保 が 収 立 す る こ と で あ る 。

生た 競夫において 既 知の 半 海 体 接 進 で は 母 殿 電 任 が 夫 本 200 V 及 ひ 300 V の 時 必 要 な 選 利 張 抗 率 が 智 虚 夫 キ 2 × 10<sup>-2</sup> 4 red 及 び 10<sup>-1</sup> 4 red よ り 大 も い が 、 第 3 図 に 示 す よ う に 本 発 明 交 互 機 層 構 出 を 有 す る 半 導 体 後 置 で は 切 し く 供 い 。 即 ち 、 層 // 及 び 11 の 厚 さ が / 4 = の 場 合 は 的 と ば 200 V の 時 カ ッ × 10<sup>-3</sup> 4 red で あ り 、 300 V の 時 2 × 10<sup>-2</sup> 4 red

捐酬857-124469 (10)

であり、1000 Vの時 4 × 10<sup>-2</sup> A cdであり、他方 0.2 4m 厚の場合は 200 Vの時 2 × 10<sup>-3</sup> M cd以下 であり、 500 Vの時 4 × 10<sup>-3</sup> M cd以下であり、 1000 Vの均約 7 × 10<sup>-3</sup> A cd である。

進程人とBぞ比較すれば何かるように思い層パ 及びなも少数数けるよりも強い層に及びなせ多数 設ける方が一般には有利である。交互機層層が及 びなの全数は少なくとも4とし、背景はもつとす つと多く(例えばる観以上)とし、本発明機構機 産を用いるととにより得られる利点を十分に享受 でもるようにする。本体的よの所定の成さに対し、 収容できる層が及び口の最大數は各間期層が及び 2がとり得る最小座さにより決まる。しかし、さ 勝り及び口が乗りに強くなると、 設計目標を十分 丹児性臭く緊迫することがむずかしくなるむそれ がある。また、暦川とはで多数キャリャの電視を 流せるようにするためには各層の厚さを薄くしす ぎて零パイテス状態の時でも全体が忍乏層化し、 これにより層内の電旅路が ピンチャフすることの ないようにする必要がある。

ンであればパッシベーション層がを正に答案できることができる。この場合を上層パ又は40内の窓側電荷が修正され、このような絶縁層の電荷を引致しようとする。しかし、パッシベーション層が を(例えば酸素をドープした多時系シリョンのように)半絶難性材料を構成して電気的に中性にしてもよい。

上にエピタキシャル圏川及びはなのとる単語品 並成は例えばサファイアのような糖糠材料又は所 えばシリコンのような中華体材料とすることがで もる。而して第1例の基板10は難2の間域12及び 設合形成質域14と同一個電形の中導学材料とし、 それ自体本体隔3との間に Ptt 接合を形成する手 彼の形成配と考え得るようにすることができる。 しかし、基板10は反対雑葉形の半導体材料とし、 徴域14との間に緊急限分を形成する本体部の形成 部とすることもできる。

基板10が交互機構機211、12の最下槽に対して 反対の一端電影の単端体基板である場合は、そのド ーピング構度及び限さが接合され点パイテスをか 寸法と技術上のファクタ以外にも第1回の債付者エピタキシャル構造に所定の浮さの復居圏川及び2の金数を制設するで四かあつて、それは本体ののエピタキシャル層構出での空間電荷の規定を行ったとしてのの場合を対してもある。しかし、この回ののであるができる。 は、のでは、パランスとである。しかし、この回の低低のアンバランスとである。しかし、この回の低が低低のアンバランスは最下層から最上層に可でに成功のアンバランスは最下層から最上層にででに成功の層川及び2のドービング機度(逆つての間ができる。

また本体部よの上環投資での世界を小さくするため後も上間のP影解なのドーゼング機度及び返す又はそのいずれか一方を小さくするととができる。 このようにして、空芝化された時候も上場のP形層なは食の空間電荷を例えば他のP形層なの動学分しか好たないようにすることができる。 最上層は上に載けられるパッシャーション層とを消費にすることができる。例えば二酸化ショコ

・けた時基板4の辺辺層部に生ずる空間電荷が交互機関構設/1、12の空差化した最下離に生ずる符号が反対の空間電荷とほぼ平衡するように選ぶ。このようにして基板10を第7と第2の領域11及び12の一方としてもよい。

このような技能を終え間に示す。 とっては神口 こと電極みとが伸びと電極ひとを取り聞んでいる。

13開報57-124469 (11)

この場合電腦とはほどの外傷と字体!の最その間 に(パッシベーション推ね艾はより準い乾燥用上 に)政けるワイヤボンデイング又は他の外部接続 のための拡張された区域とMIを有する。電腦以の 拡張された機能区域 JIG 用のブラットフォームを 与えるために、前以で層牌扱い、口のメサ部を収 り囲み、コンタクト製造だるこのメサ路の頂上に 延在させ、電腦21を介してこのメナ部の貸上の得 **ルとをコンタクトさせる。蔣は関の略式平面総で** はパッシペーション層みの拡がり及び半導体本体 / 内の機々の領域の拡がりを関値を無明ならしめ るため磁示していない。V#V及び口を放上の外 最に対応するよ僧の平行な実績と講の底の先遷に 対応する中央部の破破とによりがした。また電機 お及びおの抵がりを集る機では難に対応する実際 て示した。

また、本発別に係る構造を有する単導体装置の 電視取扱能力を大きくするために、 乗りとお、 電 低おとお及び領域はとほとを相互に関かを合わせ る。このような相互にかみ合つた構造も解え図に

つて本体部よから迅速に排験される。同様にり形 用は内の電子は内形層がを介して象型に排除され る。印加される逆環状レベルが(例えばまないし おりというレンジの)低い方のピンチェフ機を構 えると、pn 複合なに関連する空差層が交互機能 層が及びはで合体し、鎖域はと他の間の本体部ま 全体を完全に突流化する。

第4 図及び第4 図は本発明に係る V 調付きエピターシャル交互機層構成を多数 キャリキ貨値、 切ち接合ガート形電界効果トランシスタに組み込んだものを示す。 父狂に 海髄形が変わる交互 海電 が 次 ひんは 今の場合 程序効果トランシスタの ソースと ドレイン との間に 設ける。 海 リの傾信 全体 に 立つて 単位 する る 形 形 板 城 川が と ト で ドレイン 類域 を 非 ノ 間に つき 破 で 電 極 少 を 外 し て 外 部 段 続 で る の と 明 に か ら た め 鶏 縁 層 か と 電 機 配 壁 の 健 朝 は 如 と に か た い 。

また親おにトランジスタのゲートを形成するD 形盤はAと、トランジスタのソース最減を形成す がした。

明は別の確定の半導体装置は例えば唯は版の関チ電機力及びおを有するだけのPn 観点を用いる 電力用整流ダイオードに使うことができる。Cの 場合交互復層層がとはがダイオードのアノードと カソードの間の中間領域を形成し、実効的には PIN ダイオードの真正ベース領域に等しいと考え ちれる。しかし、既知のPIN ダイオードと比較す ると所定の降展電圧に対する返列抵抗率を着しく 低くでき、このため本発明整流ダイオードは電圧 及び/又は電流取扱能力を欠きくとれる。

とのような Pn 接合 ボイォードは少数キャリキ接機であって、 ON 状態で流れる環境は稀 / の報味パでも第3の報報パでも少数キャリャで選ばれる。また交互接層構般にしたため、この 半導体後機は本体係 3 内に会をドーブして何結合中心を作らなくても、 高速な ターンオフが可能 正ある。このようにして避難比を切加した時 n 形譜 // 内の少数キャリャ (正孔) が Pn 接合 6 を超えて P 形譜 // は引き込まれ、これらの租赁的に並列な 細に沿

るれ形理域などの耐力を取ける。無く関に示した ように、これらの低級リとはを局所的に交互にV 排の循膀を下り、交互接層層 // 及びねの路に至ら しめ、朝禄するゲート仮娘ルとソース最城ルとの 間の区域を介してソース銀板は全種機道鉱在させ る。領域ルとルは既知のリトグラフィマスク技術 を用いて場所的にイオン注入することにより作る てとができる。としでり形層ははゲートルの拡張 船として動き、ソース仮娘ルとドレイン領域月の 雌を破ぶナヤネル気域を提供するの形層リをはざ み込む。ゲート/Iを用いてPn 級合を及びるに遊 パイプスをかけ、関連空芝層に電界効果作用を出 ぜしめ、とれによりソース質媒はとドレイン質域 刀の脳の電子施を制御し、終りにはパイアス電圧 を鎖鳴るを完全に空乏化し、トランジスタをオー ショフするに足るだけ高くする。 OFF 状態ではり ランジスタは前述した交互機関構 盈川 、4のため 高 ドレイン 毎日 を遊出することができる。

所識とあらばこのようなトランジスタが十分に ON 状態で動作する時層ルと2の間の pn 複合るに

時間昭 57-124469 (12)

・服方向、バイアスをかけ、ゲートからナヤキル健康 がに近孔を住人し、非電準変調により直列既抗率 を下げる。とのような一度変つた動作モードは本 発明電界効果トランジスタでは有利である。 割し、 メーシャフ時に達し込まれた層々とゲートルとを 介して少数キャリヤが不易に辞録されるからである。

解領する構立とおの間で超つた第《図及び前の関係情報となっている。の電界情報とランジスタの平均チャル及の代数的数値は約 100 pm である。 種川及び以の長さは路視道圧に影響するだけでなく、トランジスタの DN 特性にも影響することがある。このようにして例えば Ip - Vps 特性(ソース・ドレイン電圧に対するドレイン電流の変化)が層の長さが増すほど一層五幅質のようになり、層の長さが短かくなる機一層三幅質のようになる。

第4個及び第7回は第4個及び第4回の+ ラン ジスタ構造の傭託例を示したもので、ことでは本 る。満立内に延在するソースフィンガー(source finger)をソース領域おの満立の外側に延在するこの部分により一つに接続し、ソース 領域はとその電機おどの間のコンタクト区域を抵げる。

# 少を# 2 で題んだ相反かみ合せ電機配慮を# 2 図を修正した形で再度採用し、ゲート機構がとソース電極がとを解立と関連させることができる。他の修正された形態では D 形器板 10 を十分高 ドーブにしてゲート領域 15 に対するゲート接続を 与え、ゲート掲載を主義面がではなく本体 1 の下面 30 で 4 2 る。

発明によりnチャキル絶象ゲート形式昇効果トラ\* ンジスォを形成する。このトランジスタは接合か ート形式界効果トランジスまに必要な1形ドレイ ン模様のとドレイン電機を第4回及び無3週に示 したのと同じ無様で押ひ内に配置する。しかし、 顔口派では無く路及び第7個に示すように半導体 聲域、電域及び終級層の記憶が構なっている。出 ちこしでばりガソース領域はもり形段域は必介し で反対導端形の交互権措置の及びはから分離して いる。そしてとれは何えはリトグクフィマスキン グ技術を用いて局所的にイナン低人することによ り形成している。交互機能層川及びほはり形ドレ イン假域はからり形領域はにかけて延在し、P形 飯域はの鋼袋するフィンガ部間の区域で薄むの個 礎に顕接する。またでしてはパツシベーション層 a ではなくより嫌い 糖糖増みを V 潤 4 内に 低在さ せ、 パッシベーション層との紙でV席の頃煙を攪 つて絶職層はで排電機のゲート機能を完全に領域 14 並びに贈り及びなの強から格様する。そして原

い方の絶容層おが解な内のソース仮域なからゲー

#### 76MBE 57-124469 (13)

#### ト層がを結構する。

サート層がは成立の個数でも形ソース観味ルと れ形層がの端との間にあるり形層が内にも形面電 性チャネルをな異的に発生させるのに役立つ。れ 形層がはドレイン解域がの拡揚部として巻き、 (トランジスタのON 状態では)ソース解域がか ら出てきた電子を自形層がに沿つて酵れされたれ 形チャネルを介してドレイン解域がへ流す。OFP 状態では前述したように空乏化した空圧慢層が 及びなが高ドレイン電圧を阻止する。

第7 図の新側図は領域のの準備性チャキル区域に付って切ったものである。 絶縁着おに設けた家を介して主義側ので解おに行って延在するソース 電機がソース領域はとり形領域のの双方と接触する。 隣立でのソース領域の破方向での収かりを 第7 図の新価図で後継で示した。

第4回及び第7回に示したIOFETはnチャキル ユンハンスメント形であるが、博力の調便区域に 瞬般して終4個及び第7回のトランジスを構造の ソース版版A間に低ドープのn 脱版域を投けるこ ·とにより変易に n ナヤネルディブレッション形 IGPST を作ることができる。

# 6 財及び無り間に示した几チャネルトランジ スタでは1形層リが今体部3を異めいて電流を選 よが、この間に半導体装備にDチャキルトランジ スキ標準を入れて電流が層りとはの両方を使って 進ばれるようにするとともできる。との時の半導 体技能は構立期では第6個及び第2個に示したよ うな構造を有するが、強壮値では第1回に示した ような構造になる。その場合の夢循脳路別を集り 図に示す。このトランジスタではD形領域/JがP 形態域りと何一形状をしており、カチャネルトッ ンジスタのドレインを形成するだけでなく、柑橘 トランジスタ構造のゲートの頃により。p形チャ **ネルが移起される領域も形成する。 11形質成13に** はりだソース製紙化と同一形状でタチャネルトゥ ンツスタ俳優のソース能域を形成する別のり形成 城 37 が 存在する。

関型に設ける絶縁階及び電極構産はレイアウト の点で関型値のそれと対応する。従つてヤート C

第10的は無く関の情産を必難圧用パイポックトランジスタに適用したところを示したものである。この場合は20個では10形質或12と電傷22とがパイポークトランジスタのコレクまとなり、成24週では10形質域14と電極4とがペースとなる。父氏電層11/次び12は実効的に複数類域を形成し、領域14と12の頃のペース・コレクま接合のペースとコ

レクタに開後する区域となる。ペース電腦がは海 21に計つて延在し、絶縁着がに形成した窓を介し て生変固がでペース版域がに逆触する。またこの ペース版域が内には形ますシま似域がを設け、情 2の健慢に関を出すようにし、そこでよるショラ 振力にコンタクトさせる。トランジスタがターン オフした時交互積層層が及びなが少数キャリャを 迅速に排除させるから、この本発明に係るパイポ ーットランジスタはスイツチング速度が高く良つ 電流及び電化取扱能力が良好である。

第11 別は据1 図の舞舟の進正例であって、高電 正用ショットキーダイオードとして用いられるものを示したものである。この場合接合形成手段に りが電域けではなく会議層がを用い、この金属層 はとの形形がなけるのでは、中準体整流移合を形成する。交互機層層に及びははショットキー層がが形成する。交互機層を出及びりませた。 吸ばを形成する。この中様体接度ではショットキー機能を に関ばを形成する。この中様体接度ではショットキー機能を

特別昭57-124469 (14)

形成する。このり形ショットキーコンタクトの区域を開催してその遊離流を成らし、これによりpn 嵌合 4 からの少数キャリヤ 効果が生せるのを抑止するのが値すしい。 これは溝 4 に沿って関係を置いて溝 2 の個種に騒を出す付加的な n 形質域 1 のできを第 1 関では 点類で示した。 n 形質域 1 が存在する場所では 層 1 なが 構 2 の 個種 と 般骸しないことになる。 そして n 形質域 1 が健康で成 の 同様では 文質機 1 層 1 人 5 い 2 が健康で 3 。

新 + 図ない し第 10 20 の 半 導体接機でも同じような に 形成する ショントキー 股合を 使える ことを 磨餅 まれたい。 このように して 所えば 本 発明 に 係る 検合 ゲート 形 電 界効果 トランジスタに ショット キーソース といる ツトキードレインとを 押たせる ことが でまる。

第4回ないも形を対の電子効果トランジスタで は彼丑の内閣にゲート電像を位置させているが、

バ及び 12内の系板 18 とソース 銀板 18 及び 19 形似域 18 との間の部分の電影を一層一様にする代容手段 を提供する。このような新り図のトランジスタの 低圧所を解れ図に示すが、これは絶線体系板がを 有し、この上に半導体メリとして突反情層層 18 及び 12 がのつている。

第単個及び第1個並びに第4個及び無2回のトランリスタで半導体兼板がを用いる代りに例えばサファイケのような単結晶絶線 基板の上に交互機関が及びはを設けると株に好適である。このような単結晶絶線 基板は交互機関構 他以及び以内の 電気力線に対する反射境界を提供し、交互機関構

ビタキシャル成員させて観域川を形成する。との時域のP形エピタキシャル層の機存している部外が観点はを形成する。これらの微域川と24のドーピング過度と超とは上記なり、空乏化によりこれをでし、アバランシ降限が超こる臨界値を終えないように選ぶ。他の半導体領域と関係の決定によりに近いのできなりは既知の類様でであるはイナンに入、リングラフィ及びエッチンと技術を用いて上記の媒体物内及び上に投けることでである。

このような形態の主要値のに対し返返な破域// 及びねを有する構造の学導体機度は本発明に係る 概々のタイプの展覧医学導体機度、研えば能力用 動流器、ペイポークトランジスタ並びに設合ゲー ト形及び結解ゲート形電界効果トランジスタで用 いることができる。第月図は発電ゲート形電界効果トランジスタに適用したところを示したもので、 着板月と背面電極器とがドレインを形成する。p

13開昭57-124469 (15)

形質域が内にれ形ソース製機がを設け、両側域が 及びはを主義側のでソース製機がにコンタクトさせる。ドレイン領域のの電気的に能列な弦鏡形を 形成するれ形質域のの傾面とソース領域などの制 の区域では薄いゲート地級層お上に細胞性のゲート電機がを設ける。またドレイン及びソースから サート電機がの総の下迄夫々低ドープれ形質域が 及びおを延むさせる。

第13 図では多り形領域はを領域など整列させ、 相を性状間へとするが、領域14 の方を幅広くし、 関域12 及び12を狭くするかそのいずれか一方を行 なうこともできる。このようにして例えば各り形 領域12 を少なくとも3 図のり形領域など中間11 形 領域12 との上にのせることもできる。

第10回は第10回の存在の半導体機関の ( 本発明に係る ) 一能正明を示したものであり、 と 2 では 各 n 形態 破りを切り立つた 角 4 で 二部に分けている。 これちの n 形 飯 域 リ は 奥 方 性 エッチャントを 用いて p 形 エピタヤッキル 場内に 関 4 を エッチン タした 後 F ー パント を 拡散 させて 形 或 する こ と が

・できる。としてもとれらの『形質域リのドービン グ講座と厚さをとれらの3部に分組された領域部 2. 舞に生する正の空間 関係が発展の内の長の数間 電荷とほぼパランスするように選ぶ。誰がの個盤 上には絶機層はと抵抗層料の両方を延在させる。 そして抵抗層のモトランジスタのゲートおと基板 ドレインルとに接続して倒壊ルに生ずる影響界を 狂獣させ、トランジスタのナヤイル民娘とゲート **非とに発援する仮域リの最でのとの世界の強まを** 下げる電界解放手段を形成する。 この抵抗層のは 高抵抗率の多結晶シリコンを用い、高ドナー適度 でナヤキル鼠属上と併りの派との汉方に局所的に 、ドーピングさせることにより作ることができる。 との時チャネル区域上の ドーピングにより低抗菌 かの一部としてゲートはが形成され、何りの底の ドーマングにより船径層おの窓で抵抗層のと基板 10の間の接続が良好になる。

第4 図並びに第4 図及び第7 図は本発明半導体 装度の一例を示すもので指摘導電形の2 図の図路 電景を異す。これもの2 製造が前紀本体部を推切

4.図面の簡単な説明

第1回は本発明に係る半導体技度の一個の一部の説明用断関斜視線、第2回はその略式平側図、第3回は本発明に係る多数キャリナ技度の通利延 洗率と降限電圧の関係をボナグナフの図、第4回 は本発明に係る接合ゲート形電界効果トランス タの所面斜視器、乗よりはその新図図、第4回は 本発明に係るカチャネル絶数ゲート形電界効果ト ランジスタの新函新根図、第7 頃はその新図図、 第1回はリチャネル絶縁ゲート形電界効果ト シンスタの新図新根図、第9回は集4,7 図のカチ

・ / …半導体本体、 3 …空乏化される本体部、 3 …接合、 // …第 / の假娘、 // …第 2 の假娘。

静む 出 鎖人 ニヌ・ペー・フイリップス・フルーイランペンファヅリャン


代腦人弁護士 杉 村 晩


\* 管御



# **BEST AVAILABLE COPY**


14開昭 57-124459 (16)






# **BEST AVAILABLE COPY**

11開昭57-124469 (17)





## **BEST AVAILABLE COPY**

13間昭57-124469 (18)

